四路Orin芯片智能駕駛設(shè)計(jì)案例
發(fā)布時(shí)間：2025-10-09 12:07:00
|
類別 |
新能源汽車智能駕駛和智能座艙控制域 |
|
產(chǎn)品所屬行業(yè) |
汽車電子 |
|
主要芯片 |
CPU：NVIDIA ORIN
|
|
單板類型 |
主控單板 |
|
Pin數(shù) |
38023 |
|
層數(shù) |
14 |
|
最高信號速率 |
16Gb/s |
|
難點(diǎn) |
1、 4xOrin核心扣板，布局布線比較密，且底板結(jié)構(gòu)限制比較多； 2、 LPDDR5設(shè)計(jì)考慮EMC和層疊成本； 3、 多種高速信號設(shè)計(jì)； |
|
其他 |
XFI，PCIE 4.0，Sgmii，Mipi-C-PHY，F(xiàn)PDlink，UFS，Type-C，LPDDR5等 |
|
我司對策 |
1、布局空間有限的對策：在保證設(shè)計(jì)準(zhǔn)確性的情況下將各功能模塊做到盡可能占用板面空間最小，精確合理規(guī)劃相關(guān)功能模塊布線通道；
2、汽車電子對EMC要求嚴(yán)格，又充分考慮性價(jià)，在demo中出于成本要求64位LPDDR5有使用表底層布線，而本設(shè)計(jì)是四路Orin，和demo有較大差異，充分利用板上的有限布線層，既避免走外層布線又保證LPDDR5信號都是參考gnd平面的帶狀線，避免可能的EMC問題，同時(shí)也不過多的占用層面；
3、14層二階設(shè)計(jì)，因L3層最佳高速信號布線層，部分高速總線布線較長，選用了HVLP銅箔，使用2-13的埋孔，而非3-12的埋孔，給設(shè)計(jì)又增加了挑戰(zhàn)性。
4、 背鉆不采用通孔背鉆，而采用盲孔背鉆，這樣有效防止PCB因背鉆空洞導(dǎo)致表面不平整；
|
